� ���H���8�����(��������������x�����������������������������2����nokia,omap3-n950�ti,omap3630�ti,omap36xx�ti,omap3������������������������������������+������������7Nokia N950�����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000������������s/ocp@68000000/serial@49042000���������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������{cpu��������������������������������������cpu������������������������������������������������������������������������������ ���������pmu@54000000��������������arm,cortex-a8-pmu�������������T������������������������������debugss�������soc�����������ti,omap-infra������mpu������� ����ti,omap3-mpu��������������mpu�������iva������� ����ti,iva2.2�������������iva����dsp������� ����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus������������h������������������� ��� ���������������������+����������������������l3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+���������������H���������scm@2000��������������ti,omap3-scm�simple-bus������������� ��� ����������������������+����������������� ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single��������������0��8���������������������+������������ �����������������������*��������?�����������]������pinmux_accelerator_pins���������z������������������������������pinmux_debug_led_pins�����������z������������������!������pinmux_mmc2_pins����������0��z��(����*����,����.����0����2����������������������pinmux_wlan_pins������������z���L������Z����������������������pinmux_ssi_pins�������@��z��L�����N�����P����R����T����V����X�����Z���������������������pinmux_ssi_pins_idle����������@��z��L�����N�����P����R����T����V����X�����Z���������������������pinmux_modem_core1_pins���������z���J����������������������������������pinmux_uart2_pins��������� ��z��D����F������H������J�����������������������pinmux_spi4_pins���������� ��z��\�� ��`�����b�� ��f�����������������������pinmux_dsi_pins�������0��z������������������������������������������������������ ������pinmux_display_pins���������z������������������������� ���������scm_conf@270��������������syscon�simple-bus���������������p��0���������������������+�����������������p��0����������������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�����������������������������������pbias_mmc_omap2430�����������pbias_mmc_omap2430������������w@����������-�������������������������clocks�����������������������+�������mcbsp5_mux_fck@68��������������������������ti,composite-mux-clock�������������������������������������������h������������� ������mcbsp5_fck�������������������������ti,composite-clock��������������� ��� ������������������mcbsp1_mux_fck@4���������������������������ti,composite-mux-clock��������������������������������������������������������������mcbsp1_fck�������������������������ti,composite-clock��������������������������������������mcbsp2_mux_fck@4���������������������������ti,composite-mux-clock��������������� �����������������������������������������������mcbsp2_fck�������������������������ti,composite-clock������������������������������������mcbsp3_mux_fck@68��������������������������ti,composite-mux-clock��������������� ����������������h�������������������mcbsp3_fck�������������������������ti,composite-clock������������������������������������mcbsp4_mux_fck@68��������������������������ti,composite-mux-clock��������������� ����������������������������h�������������������mcbsp4_fck�������������������������ti,composite-clock������������������������������������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single������������� ����\���������������������+������������ �����������������������*��������?�����������]���������������target-module@480a6000������������ti,sysc-omap2�ti,sysc�������������H `D���H `H���H `L������������rev�sysc�syss�������������������������������������������������������������������ick����������������������+���������������H `��� ������� �� disabled�������aes1@0�������� ����ti,omap3-aes���������������������P����������������������'������ ������ ��������,tx�rx������������target-module@480c5000������������ti,sysc-omap2�ti,sysc�������������HPD���HPH���HPL������������rev�sysc�syss�������������������������������������������������������������������ick����������������������+���������������HP��� ������� �� disabled�������aes2@0�������� ����ti,omap3-aes���������������������P����������������������'������A������B��������,tx�rx������������prm@48306000���������� ����ti,omap3-prm��������������H0`���@�����������������clocks�����������������������+�������virt_16_8m_ck��������������������������fixed-clock���������6�Y��������������������osc_sys_ck@d40��������������������� ����ti,mux-clock�������������������������������������������� @�������������������sys_ck@1270������������������������ti,divider-clock�������������������������������������F���������������p���������Q�������������"������sys_clkout1@d70������������������������ti,gate-clock���������������������������� p������������������dpll3_x2_ck������������������������fixed-factor-clock�����������������������h�����������s���������dpll3_m2x2_ck��������������������������fixed-factor-clock�����������������������h�����������s����������������!������dpll4_x2_ck������������������������fixed-factor-clock��������������� ��������h�����������s���������corex2_fck�������������������������fixed-factor-clock���������������!��������h�����������s����������������#������wkup_l4_ick������������������������fixed-factor-clock���������������"��������h�����������s����������������R������corex2_d3_fck��������������������������fixed-factor-clock���������������#��������h�����������s�����������������������corex2_d5_fck��������������������������fixed-factor-clock���������������#��������h�����������s��������������������������clockdomains�������������cm@48004000�����������ti,omap3-cm�����������H�@���@����clocks�����������������������+�������dummy_apb_pclk�������������������������fixed-clock���������6����������omap_32k_fck���������������������������fixed-clock���������6�����������������D������virt_12m_ck������������������������fixed-clock���������6����������������������virt_13m_ck������������������������fixed-clock���������6��]@�������������������virt_19200000_ck���������������������������fixed-clock���������6$���������������������virt_26000000_ck���������������������������fixed-clock���������6����������������������virt_38_4m_ck��������������������������fixed-clock���������6I���������������������dpll4_ck@d00���������������������������ti,omap3-dpll-per-j-type-clock���������������"���"������������ ��� �� D�� 0������������� ������dpll4_m2_ck@d48������������������������ti,divider-clock����������������� ��������F���?������������ H���������Q�������������$������dpll4_m2x2_mul_ck��������������������������fixed-factor-clock���������������$��������h�����������s����������������%������dpll4_m2x2_ck@d00��������������������������ti,hsdiv-gate-clock��������������%������������������������ ����������}�������������&������omap_96m_alwon_fck�������������������������fixed-factor-clock���������������&��������h�����������s����������������-������dpll3_ck@d00���������������������������ti,omap3-dpll-core-clock�����������������"���"������������ ��� �� @�� 0�������������������dpll3_m3_ck@1140���������������������������ti,divider-clock�������������������������������������F���������������@���������Q�������������'������dpll3_m3x2_mul_ck��������������������������fixed-factor-clock���������������'��������h�����������s����������������(������dpll3_m3x2_ck@d00��������������������������ti,hsdiv-gate-clock��������������(������������������������ ����������}�������������)������emu_core_alwon_ck��������������������������fixed-factor-clock���������������)��������h�����������s����������������f������sys_altclk�������������������������fixed-clock���������6�����������������2������mcbsp_clks�������������������������fixed-clock���������6�����������������������dpll3_m2_ck@d40������������������������ti,divider-clock�������������������������������������F��������������� @���������Q�������������������core_ck������������������������fixed-factor-clock�����������������������h�����������s����������������*������dpll1_fck@940��������������������������ti,divider-clock�����������������*��������������������F��������������� @���������Q�������������+������dpll1_ck@904���������������������������ti,omap3-dpll-clock��������������"���+������������ �� $�� @�� 4�������������������dpll1_x2_ck������������������������fixed-factor-clock�����������������������h�����������s����������������,������dpll1_x2m2_ck@944��������������������������ti,divider-clock�����������������,��������F��������������� D���������Q�������������@������cm_96m_fck�������������������������fixed-factor-clock���������������-��������h�����������s����������������.������omap_96m_fck@d40����������������������� ����ti,mux-clock�����������������.���"������������������������ @�������������I������dpll4_m3_ck@e40������������������������ti,divider-clock����������������� ��������������������F��� ������������@���������Q�������������/������dpll4_m3x2_mul_ck��������������������������fixed-factor-clock���������������/��������h�����������s����������������0������dpll4_m3x2_ck@d00��������������������������ti,hsdiv-gate-clock��������������0������������������������ ����������}�������������1������omap_54m_fck@d40����������������������� ����ti,mux-clock�����������������1���2������������������������ @�������������<������cm_96m_d2_fck��������������������������fixed-factor-clock���������������.��������h�����������s����������������3������omap_48m_fck@d40����������������������� ����ti,mux-clock�����������������3���2������������������������ @�������������4������omap_12m_fck���������������������������fixed-factor-clock���������������4��������h�����������s����������������K������dpll4_m4_ck@e40������������������������ti,divider-clock����������������� ��������F���������������@���������Q�������������5������dpll4_m4x2_mul_ck��������������������������ti,fixed-factor-clock����������������5�����������������������������������������������6������dpll4_m4x2_ck@d00��������������������������ti,gate-clock����������������6������������������������ ����������}������������������������������dpll4_m5_ck@f40������������������������ti,divider-clock����������������� ��������F���?������������@���������Q�������������7������dpll4_m5x2_mul_ck��������������������������ti,fixed-factor-clock����������������7�����������������������������������������������8������dpll4_m5x2_ck@d00��������������������������ti,hsdiv-gate-clock��������������8������������������������ ����������}�����������������������n������dpll4_m6_ck@1140���������������������������ti,divider-clock����������������� ��������������������F���?������������@���������Q�������������9������dpll4_m6x2_mul_ck��������������������������fixed-factor-clock���������������9��������h�����������s����������������:������dpll4_m6x2_ck@d00��������������������������ti,hsdiv-gate-clock��������������:������������������������ ����������}�������������;������emu_per_alwon_ck���������������������������fixed-factor-clock���������������;��������h�����������s����������������g������clkout2_src_gate_ck@d70�������������������� ����ti,composite-no-wait-gate-clock��������������*������������������������ p�������������=������clkout2_src_mux_ck@d70�������������������������ti,composite-mux-clock���������������*���"���.���<������������ p�������������>������clkout2_src_ck�������������������������ti,composite-clock���������������=���>�������������?������sys_clkout2@d70������������������������ti,divider-clock�����������������?��������������������F���@������������ p����������������mpu_ck�������������������������fixed-factor-clock���������������@��������h�����������s����������������A������arm_fck@924������������������������ti,divider-clock�����������������A������������ $��������F���������emu_mpu_alwon_ck���������������������������fixed-factor-clock���������������A��������h�����������s����������������h������l3_ick@a40�������������������������ti,divider-clock�����������������*��������F��������������� @���������Q�������������B������l4_ick@a40�������������������������ti,divider-clock�����������������B��������������������F��������������� @���������Q�������������C������rm_ick@c40�������������������������ti,divider-clock�����������������C��������������������F���������������@���������Q������gpt10_gate_fck@a00�������������������������ti,composite-gate-clock��������������"������������������������ ��������������E������gpt10_mux_fck@a40��������������������������ti,composite-mux-clock���������������D���"������������������������ @�������������F������gpt10_fck��������������������������ti,composite-clock���������������E���F������gpt11_gate_fck@a00�������������������������ti,composite-gate-clock��������������"������������������������ ��������������G������gpt11_mux_fck@a40��������������������������ti,composite-mux-clock���������������D���"������������������������ @�������������H������gpt11_fck��������������������������ti,composite-clock���������������G���H������core_96m_fck���������������������������fixed-factor-clock���������������I��������h�����������s����������������������mmchs2_fck@a00�������������������������ti,wait-gate-clock��������������������������� ���������������������������������mmchs1_fck@a00�������������������������ti,wait-gate-clock��������������������������� ���������������������������������i2c3_fck@a00���������������������������ti,wait-gate-clock��������������������������� ���������������������������������i2c2_fck@a00���������������������������ti,wait-gate-clock��������������������������� ���������������������������������i2c1_fck@a00���������������������������ti,wait-gate-clock��������������������������� ���������������������������������mcbsp5_gate_fck@a00������������������������ti,composite-gate-clock�������������������������� ������������ �������������� ������mcbsp1_gate_fck@a00������������������������ti,composite-gate-clock�������������������������� ������������ ��������������������core_48m_fck���������������������������fixed-factor-clock���������������4��������h�����������s����������������J������mcspi4_fck@a00�������������������������ti,wait-gate-clock���������������J������������ ���������������������������������mcspi3_fck@a00�������������������������ti,wait-gate-clock���������������J������������ ���������������������������������mcspi2_fck@a00�������������������������ti,wait-gate-clock���������������J������������ ���������������������������������mcspi1_fck@a00�������������������������ti,wait-gate-clock���������������J������������ ���������������������������������uart2_fck@a00��������������������������ti,wait-gate-clock���������������J������������ ���������������������������������uart1_fck@a00��������������������������ti,wait-gate-clock���������������J������������ ������������� ��������������������core_12m_fck���������������������������fixed-factor-clock���������������K��������h�����������s����������������L������hdq_fck@a00������������������������ti,wait-gate-clock���������������L������������ ���������������������������������core_l3_ick������������������������fixed-factor-clock���������������B��������h�����������s����������������M������sdrc_ick@a10���������������������������ti,wait-gate-clock���������������M������������ ��������������������������������gpmc_fck���������������������������fixed-factor-clock���������������M��������h�����������s���������core_l4_ick������������������������fixed-factor-clock���������������C��������h�����������s����������������N������mmchs2_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mmchs1_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������hdq_ick@a10������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mcspi4_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mcspi3_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mcspi2_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mcspi1_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������i2c3_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������i2c2_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������i2c1_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������uart2_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������uart1_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ������������ ��������������������gpt11_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������gpt10_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mcbsp5_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ������������ ��������������������mcbsp1_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ������������ ��������������������omapctrl_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������dss_tv_fck@e00�������������������������ti,gate-clock����������������<���������������������������������������������dss_96m_fck@e00������������������������ti,gate-clock����������������I���������������������������������������������dss2_alwon_fck@e00�������������������������ti,gate-clock����������������"���������������������������������������������dummy_ck���������������������������fixed-clock���������6����������gpt1_gate_fck@c00��������������������������ti,composite-gate-clock��������������"���������������������������������������O������gpt1_mux_fck@c40���������������������������ti,composite-mux-clock���������������D���"������������@�������������P������gpt1_fck���������������������������ti,composite-clock���������������O���P������������������aes2_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������������������ �������������������wkup_32k_fck���������������������������fixed-factor-clock���������������D��������h�����������s����������������Q������gpio1_dbck@c00�������������������������ti,gate-clock����������������Q���������������������������������������������sha12_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������wdt2_fck@c00���������������������������ti,wait-gate-clock���������������Q���������������������������������������������wdt2_ick@c10���������������������������ti,omap3-interface-clock�����������������R��������������������������������������������wdt1_ick@c10���������������������������ti,omap3-interface-clock�����������������R��������������������������������������������gpio1_ick@c10��������������������������ti,omap3-interface-clock�����������������R��������������������������������������������omap_32ksync_ick@c10���������������������������ti,omap3-interface-clock�����������������R��������������������������������������������gpt12_ick@c10��������������������������ti,omap3-interface-clock�����������������R��������������������������������������������gpt1_ick@c10���������������������������ti,omap3-interface-clock�����������������R���������������������������������������������per_96m_fck������������������������fixed-factor-clock���������������-��������h�����������s���������������� ������per_48m_fck������������������������fixed-factor-clock���������������4��������h�����������s����������������S������uart3_fck@1000�������������������������ti,wait-gate-clock���������������S���������������������������������������������gpt2_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������T������gpt2_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������@�������������U������gpt2_fck���������������������������ti,composite-clock���������������T���U������������������gpt3_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������V������gpt3_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������W������gpt3_fck���������������������������ti,composite-clock���������������V���W������gpt4_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������X������gpt4_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������Y������gpt4_fck���������������������������ti,composite-clock���������������X���Y������gpt5_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������Z������gpt5_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������[������gpt5_fck���������������������������ti,composite-clock���������������Z���[������gpt6_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������\������gpt6_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������]������gpt6_fck���������������������������ti,composite-clock���������������\���]������gpt7_gate_fck@1000�������������������������ti,composite-gate-clock��������������"��������������������������������������^������gpt7_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������_������gpt7_fck���������������������������ti,composite-clock���������������^���_������gpt8_gate_fck@1000�������������������������ti,composite-gate-clock��������������"������������ ��������������������������`������gpt8_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������a������gpt8_fck���������������������������ti,composite-clock���������������`���a������gpt9_gate_fck@1000�������������������������ti,composite-gate-clock��������������"������������ ��������������������������b������gpt9_mux_fck@1040��������������������������ti,composite-mux-clock���������������D���"������������������������@�������������c������gpt9_fck���������������������������ti,composite-clock���������������b���c������per_32k_alwon_fck��������������������������fixed-factor-clock���������������D��������h�����������s����������������d������gpio6_dbck@1000������������������������ti,gate-clock����������������d���������������������������������������������gpio5_dbck@1000������������������������ti,gate-clock����������������d���������������������������������������������gpio4_dbck@1000������������������������ti,gate-clock����������������d���������������������������������������������gpio3_dbck@1000������������������������ti,gate-clock����������������d���������������������������������������������gpio2_dbck@1000������������������������ti,gate-clock����������������d������������������������� ��������������������wdt3_fck@1000��������������������������ti,wait-gate-clock���������������d���������������������������������������������per_l4_ick�������������������������fixed-factor-clock���������������C��������h�����������s����������������e������gpio6_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpio5_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpio4_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpio3_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpio2_ick@1010�������������������������ti,omap3-interface-clock�����������������e������������������������ ��������������������wdt3_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������uart3_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������uart4_ick@1010�������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt9_ick@1010��������������������������ti,omap3-interface-clock�����������������e������������������������ ��������������������gpt8_ick@1010��������������������������ti,omap3-interface-clock�����������������e������������������������ ��������������������gpt7_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt6_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt5_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt4_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt3_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������gpt2_ick@1010��������������������������ti,omap3-interface-clock�����������������e��������������������������������������������mcbsp2_ick@1010������������������������ti,omap3-interface-clock�����������������e���������������������������������������������mcbsp3_ick@1010������������������������ti,omap3-interface-clock�����������������e��������������������������������������������mcbsp4_ick@1010������������������������ti,omap3-interface-clock�����������������e��������������������������������������������mcbsp2_gate_fck@1000���������������������������ti,composite-gate-clock�����������������������������������������������������������mcbsp3_gate_fck@1000���������������������������ti,composite-gate-clock����������������������������������������������������������mcbsp4_gate_fck@1000���������������������������ti,composite-gate-clock����������������������������������������������������������emu_src_mux_ck@1140�������������������� ����ti,mux-clock�����������������"���f���g���h������������@�������������i������emu_src_ck�������������������������ti,clkdm-gate-clock��������������i�������������j������pclk_fck@1140��������������������������ti,divider-clock�����������������j��������������������F���������������@���������Q������pclkx2_fck@1140������������������������ti,divider-clock�����������������j��������������������F���������������@���������Q������atclk_fck@1140�������������������������ti,divider-clock�����������������j��������������������F���������������@���������Q������traceclk_src_fck@1140���������������������� ����ti,mux-clock�����������������"���f���g���h������������������������@�������������k������traceclk_fck@1140��������������������������ti,divider-clock�����������������k��������������������F���������������@���������Q������secure_32k_fck�������������������������fixed-clock���������6�����������������l������gpt12_fck��������������������������fixed-factor-clock���������������l��������h�����������s���������������������wdt1_fck���������������������������fixed-factor-clock���������������l��������h�����������s���������security_l4_ick2���������������������������fixed-factor-clock���������������C��������h�����������s����������������m������aes1_ick@a14���������������������������ti,omap3-interface-clock�����������������m������������������������ �������������������rng_ick@a14������������������������ti,omap3-interface-clock�����������������m������������ �������������������������������sha11_ick@a14��������������������������ti,omap3-interface-clock�����������������m������������ ������������������des1_ick@a14���������������������������ti,omap3-interface-clock�����������������m������������ �������������������cam_mclk@f00���������������������������ti,gate-clock����������������n������������������������������������������cam_ick@f10��������������������!����ti,omap3-no-wait-interface-clock�����������������C���������������������������������������������csi2_96m_fck@f00���������������������������ti,gate-clock�������������������������������������������������������������security_l3_ick������������������������fixed-factor-clock���������������B��������h�����������s����������������o������pka_ick@a14������������������������ti,omap3-interface-clock�����������������o������������ ������������������icr_ick@a10������������������������ti,omap3-interface-clock�����������������N������������ ������������������des2_ick@a10���������������������������ti,omap3-interface-clock�����������������N������������ ������������������mspro_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ������������������mailboxes_ick@a10��������������������������ti,omap3-interface-clock�����������������N������������ ������������������ssi_l4_ick�������������������������fixed-factor-clock���������������C��������h�����������s����������������v������sr1_fck@c00������������������������ti,wait-gate-clock���������������"�������������������������������������������sr2_fck@c00������������������������ti,wait-gate-clock���������������"�������������������������������������������sr_l4_ick��������������������������fixed-factor-clock���������������C��������h�����������s���������dpll2_fck@40���������������������������ti,divider-clock�����������������*��������������������F����������������@���������Q�������������p������dpll2_ck@4�������������������������ti,omap3-dpll-clock��������������"���p����������������$���@���4�������������������������������������������q������dpll2_m2_ck@44�������������������������ti,divider-clock�����������������q��������F����������������D���������Q�������������r������iva2_ck@0��������������������������ti,wait-gate-clock���������������r�����������������������������������������������modem_fck@a00��������������������������ti,omap3-interface-clock�����������������"������������ ���������������������������������sad2d_ick@a10��������������������������ti,omap3-interface-clock�����������������B������������ ��������������������������������mad2d_ick@a18��������������������������ti,omap3-interface-clock�����������������B������������ ��������������������������������mspro_fck@a00��������������������������ti,wait-gate-clock��������������������������� �������������������ssi_ssr_gate_fck_3430es2@a00����������������������� ����ti,composite-no-wait-gate-clock��������������#������������������������� ��������������s������ssi_ssr_div_fck_3430es2@a40������������������������ti,composite-divider-clock���������������#������������������������ @������$���������������������������������������������t������ssi_ssr_fck_3430es2������������������������ti,composite-clock���������������s���t�������������u������ssi_sst_fck_3430es2������������������������fixed-factor-clock���������������u��������h�����������s���������������������hsotgusb_ick_3430es2@a10�����������������������"����ti,omap3-hsotgusb-interface-clock����������������M������������ ��������������������������������ssi_ick_3430es2@a10������������������������ti,omap3-ssi-interface-clock�����������������v������������ �������������������������������usim_gate_fck@c00��������������������������ti,composite-gate-clock��������������I������������ ���������������������������������sys_d2_ck��������������������������fixed-factor-clock���������������"��������h�����������s����������������x������omap_96m_d2_fck������������������������fixed-factor-clock���������������I��������h�����������s����������������y������omap_96m_d4_fck������������������������fixed-factor-clock���������������I��������h�����������s����������������z������omap_96m_d8_fck������������������������fixed-factor-clock���������������I��������h�����������s����������������{������omap_96m_d10_fck���������������������������fixed-factor-clock���������������I��������h�����������s��� �������������|������dpll5_m2_d4_ck�������������������������fixed-factor-clock���������������w��������h�����������s����������������}������dpll5_m2_d8_ck�������������������������fixed-factor-clock���������������w��������h�����������s����������������~������dpll5_m2_d16_ck������������������������fixed-factor-clock���������������w��������h�����������s����������������������dpll5_m2_d20_ck������������������������fixed-factor-clock���������������w��������h�����������s�����������������������usim_mux_fck@c40���������������������������ti,composite-mux-clock��������(�������"���x���y���z���{���|���}���~�������������������������������@���������Q��������������������usim_fck���������������������������ti,composite-clock��������������������������usim_ick@c10���������������������������ti,omap3-interface-clock�����������������R������������������������ ��������������������dpll5_ck@d04���������������������������ti,omap3-dpll-clock��������������"���"������������ �� $�� L�� 4����������������������������������������dpll5_m2_ck@d50������������������������ti,divider-clock��������������������������F��������������� P���������Q�������������w������sgx_gate_fck@b00���������������������������ti,composite-gate-clock��������������*���������������������������������������������core_d3_ck�������������������������fixed-factor-clock���������������*��������h�����������s�����������������������core_d4_ck�������������������������fixed-factor-clock���������������*��������h�����������s�����������������������core_d6_ck�������������������������fixed-factor-clock���������������*��������h�����������s�����������������������omap_192m_alwon_fck������������������������fixed-factor-clock���������������&��������h�����������s�����������������������core_d2_ck�������������������������fixed-factor-clock���������������*��������h�����������s�����������������������sgx_mux_fck@b40������������������������ti,composite-mux-clock�������� �������������������.����������������������������@��������������������sgx_fck������������������������ti,composite-clock��������������������������������������sgx_ick@b10������������������������ti,wait-gate-clock���������������B���������������������������������������������cpefuse_fck@a08������������������������ti,gate-clock����������������"������������ ���������������������������������ts_fck@a08�������������������������ti,gate-clock����������������D������������ ��������������������������������usbtll_fck@a08�������������������������ti,wait-gate-clock���������������w������������ ��������������������������������usbtll_ick@a18�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mmchs3_ick@a10�������������������������ti,omap3-interface-clock�����������������N������������ ��������������������������������mmchs3_fck@a00�������������������������ti,wait-gate-clock��������������������������� ���������������������������������dss1_alwon_fck_3430es2@e00�������������������������ti,dss-gate-clock�������������������������������������������������������������������������dss_ick_3430es2@e10������������������������ti,omap3-dss-interface-clock�����������������C���������������������������������������������usbhost_120m_fck@1400��������������������������ti,gate-clock����������������w���������������������������������������������usbhost_48m_fck@1400���������������������������ti,dss-gate-clock����������������4����������������������������������������������usbhost_ick@1410���������������������������ti,omap3-dss-interface-clock�����������������C���������������������������������������������uart4_fck@1000�������������������������ti,wait-gate-clock���������������S������������������������������������������������clockdomains�������core_l3_clkdm�������������ti,clockdomain��������������������������dpll3_clkdm�����������ti,clockdomain���������������������dpll1_clkdm�����������ti,clockdomain���������������������per_clkdm�������������ti,clockdomain��������l����������������������������������������������������������������������������������������������������������������������emu_clkdm�������������ti,clockdomain���������������j������dpll4_clkdm�����������ti,clockdomain��������������� ������wkup_clkdm������������ti,clockdomain��������$����������������������������������������������dss_clkdm�������������ti,clockdomain��������������������������������������core_l4_clkdm�������������ti,clockdomain����������������������������������������������������������������������������������������������������������������������������������������������������������������������cam_clkdm�������������ti,clockdomain��������������������������iva2_clkdm������������ti,clockdomain����������������������dpll2_clkdm�����������ti,clockdomain���������������q������d2d_clkdm�������������ti,clockdomain������������������������������dpll5_clkdm�����������ti,clockdomain����������������������sgx_clkdm�������������ti,clockdomain����������������������usbhost_clkdm�������������ti,clockdomain������������������������������������target-module@48320000������������ti,sysc-omap2�ti,sysc�������������H2�����H2���������� ���rev�sysc��������������������������������Q��������������fck�ick����������������������+���������������H2��������counter@0�������������ti,omap-counter32k������������������� ���������interrupt-controller@48200000�������������ti,omap3-intc������������*���������������������H ������������������������target-module@48056000������������ti,sysc-omap2�ti,sysc�������������H`����H`,���H`(������������rev�sysc�syss��������������#������������������������������������������������������������M����������ick����������������������+���������������H`�������dma-controller@0��������������ti,omap3630-sdma�ti,omap-sdma������������������������������������ �������������������������*��� ��������7���`����������������������gpio@48310000�������������ti,omap3-gpio�������������H1����������������������������gpio1������������D���������V��������f������������*�������������������������������gpio@49050000�������������ti,omap3-gpio�������������I����������������������������gpio2������������V��������f������������*�������������������������������gpio@49052000�������������ti,omap3-gpio�������������I ���������������������������gpio3������������V��������f������������*�����������������������������gpio@49054000�������������ti,omap3-gpio�������������I@����������������� ����������gpio4������������V��������f������������*�������������������������������gpio@49056000�������������ti,omap3-gpio�������������I`�����������������!����������gpio5������������V��������f������������*�����������������������������gpio@49058000�������������ti,omap3-gpio�������������I������������������"����������gpio6������������V��������f������������*�������������������������������serial@4806a000�����������ti,omap3-uart�������������H���� ���������r������H��������'������1������2��������,tx�rx�������������uart1�����������6�l�������serial@4806c000�����������ti,omap3-uart�������������H�������������r������I��������'������3������4��������,tx�rx�������������uart2�����������6�l����������default�����������������bluetooth���������.����ti,wl1271-bluetooth-nokia�nokia,h4p-bluetooth��������������������������������������������������������������������������������������sysclk�����������serial@49020000�����������ti,omap3-uart�������������I�������������r������J��������'������5������6��������,tx�rx�������������uart3�����������6�l�������i2c@48070000���������� ����ti,omap3-i2c��������������H�������������������8��������'��������������������,tx�rx������������������������+��������������i2c1������������6�,@ ���twl@48���������������H�����������������������������������ti,twl5031�����������*��������������rtc�����������ti,twl4030-rtc���������������������bci�����������ti,twl4030-bci��������������� �����������������������������������������vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1�������������vaux1�������������*������������*����������������������regulator-vaux2�����������ti,twl4030-vaux2�������������vaux2�������������w@����������w@������������������regulator-vaux3�����������ti,twl4030-vaux3�������������vaux3�������������*������������*����������������������regulator-vaux4�����������ti,twl4030-vaux4�������������vaux4�������������*������������*��������regulator-vdd1������������ti,twl4030-vdd1����������� '����������� �������������������regulator-vdac������������ti,twl4030-vdac�����������w@����������w@���������vdac���������������� ������regulator-vio�������������ti,twl4030-vio�����������vio�����������w@����������w@��������������������regulator-vintana1������������ti,twl4030-vintana1������� ���vintana1���������������`�����������`������regulator-vintana2������������ti,twl4030-vintana2������� ���vintana2��������������)�0����������)�0������regulator-vintdig�������������ti,twl4030-vintdig�����������vintdig������������`�����������`������regulator-vmmc1�����������ti,twl4030-vmmc1��������������:�����������0����������vmmc1���������regulator-vmmc2�����������ti,twl4030-vmmc2��������������-������������-�����������vmmc2���������������������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������������������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������������������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������������������regulator-vpll1�����������ti,twl4030-vpll1�������������vpll1�������������w@����������w@������regulator-vpll2�����������ti,twl4030-vpll2��������������w@����������w@���������vpll2���������������������regulator-vsim������������ti,twl4030-vsim�����������w@����������w@���������vsim����������gpio��������������ti,twl4030-gpio����������V��������f������������*������������������������������� ���������twl4030-usb�����������ti,twl4030-usb��������������� �����������������������$������������2������������@�����������I����������������������pwm�����������ti,twl4030-pwm����������T���������pwmled������������ti,twl4030-pwmled�����������T���������pwrbutton�������������ti,twl4030-pwrbutton�����������������������keypad������������ti,twl4030-keypad������������������������_�����������o����������������+��*����}��a����r��s�,�����-�� �.�/����&�(��%�$�#�"�0�3�2�1�4��9��g�i�j�l���5�!�������madc��������������ti,twl4030-madc����������������������������������������������power�������������ti,twl4030-power��������������������audio�������������ti,twl4030-audio����������������������������i2c@48072000���������� ����ti,omap3-i2c��������������H ������������������9��������'��������������������,tx�rx������������������������+��������������i2c2������������6�����as3645a@30�����������������������+�����������������0����������ams,as3645a����flash@0�������������������������I�������������������������`��������������������������������indicator@1�������������������������'�����������������������camera@10�������������nokia,smia����������������������� ������������������������������6��|��������������������port�������endpoint������������$�����X������U���������������5������������A��������������L�������������������������������i2c@48060000���������� ����ti,omap3-i2c��������������H�������������������=��������'��������������������,tx�rx������������������������+��������������i2c3������������6�����lis302@1d��������� ����st,lis3lv02d�������������������������\������������g�������������default����������������������r�����������������������������u�������������������������������������������������������� ������������ ������������2��������������������������-���,���������A��������Q���7��������f������������|�������������������������������������������������������������������������������������������������������������������������������������������&��� ��������5��� ���������mailbox@48094000��������������ti,omap3-mailbox��������������mailbox�����������H @�������������������������D�����������P�����������b������dsp���������t����������������������������������������spi@48098000��������������ti,omap2-mcspi������������H ������������������A���������������������+��������������mcspi1��������������������@��'������#������$������%������&������'������(������)������*������ ��,tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3�������spi@4809a000��������������ti,omap2-mcspi������������H ������������������B���������������������+��������������mcspi2�������������������� ��'������+������,������-������.��������,tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi������������H������������������[���������������������+��������������mcspi3�������������������� ��'��������������������������������,tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi������������H������������������0���������������������+��������������mcspi4����������������������'������F������G��������,tx0�rx0��������� okay�������������default�����������������wlcore@0���������� ����ti,wl1271������������default��������������������������������������l��������������������I����������r������� �������������������������1w@480b2000�����������ti,omap3-1w�����������H �����������������:����������hdq1w���������mmc@4809c000��������������ti,omap3-hsmmc������������H ������������������S����������mmc1����������������������'������=������>��������,tx�rx���������������������� �� disabled����������mmc@480b4000��������������ti,omap3-hsmmc������������H@�����������������V����������mmc2������������'������/������0��������,tx�rx������������default������������������������������������������������������mmc@480ad000��������������ti,omap3-hsmmc������������H ������������������^����������mmc3������������'������M������N��������,tx�rx��������� �� disabled����������mmu@480bd400��������������������������ti,omap2-iommu������������H�����������������������������mmu_isp���������$���������������������mmu@5d000000��������������������������ti,omap2-iommu������������]������������������������������mmu_iva������� �� disabled����������wdt@48314000���������� ����ti,omap3-wdt��������������H1@����������� ����wd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp������������H@��������������mpu�����������������;���<������ ��4common�tx�rx������������D��������������mcbsp1����������'������������ ��������,tx�rx���������������������������fck������� �� disabled����������target-module@480a0000������������ti,sysc-omap2�ti,sysc�������������H �<���H �@���H �D������������rev�sysc�syss����������������������������������������������������������������ick����������������������+���������������H ���� ������� �� disabled�������rng@0��������� ����ti,omap2-rng�������������������� ��������������4���������mcbsp@49022000������������ti,omap3-mcbsp������������I �����I������������ ���mpu�sidetone��������������������>���?�����������4common�tx�rx�sidetone�����������D�������������mcbsp2�mcbsp2_sidetone����������'������!������"��������,tx�rx�����������������������������fck�ick������� �� disabled����������mcbsp@49024000������������ti,omap3-mcbsp������������I@�����I������������ ���mpu�sidetone��������������������Y���Z�����������4common�tx�rx�sidetone�����������D��������������mcbsp3�mcbsp3_sidetone����������'��������������������,tx�rx�����������������������������fck�ick������� �� disabled����������mcbsp@49026000������������ti,omap3-mcbsp������������I`��������������mpu�����������������6���7������ ��4common�tx�rx������������D��������������mcbsp4����������'��������������������,tx�rx�������������������������fck���������S���������� �� disabled����������mcbsp@48096000������������ti,omap3-mcbsp������������H `��������������mpu�����������������Q���R������ ��4common�tx�rx������������D��������������mcbsp5����������'��������������������,tx�rx�������������������������fck������� �� disabled����������sham@480c3000�������������ti,omap3-sham�������������sham��������������H0����d�������������1��������'������E��������,rx��������target-module@48318000������������ti,sysc-omap2-timer�ti,sysc�����������H1�����H1����H1�������������rev�sysc�syss��������������'�������������������������������������������������������fck�ick����������������������+���������������H1��������������d���������x���timer@0�����������ti,omap3430-timer�������������������������������������������fck��������������%���������������������������������D���������target-module@49032000������������ti,sysc-omap2-timer�ti,sysc�����������I ����I ���I ������������rev�sysc�syss��������������'�������������������������������������������������������fck�ick����������������������+���������������I �������timer@0�����������ti,omap3430-timer���������������������������������&���������timer@49034000������������ti,omap3430-timer�������������I@�����������������'����������timer3��������timer@49036000������������ti,omap3430-timer�������������I`�����������������(����������timer4��������timer@49038000������������ti,omap3430-timer�������������I������������������)����������timer5������������������timer@4903a000������������ti,omap3430-timer�������������I������������������*����������timer6������������������timer@4903c000������������ti,omap3430-timer�������������I������������������+����������timer7������������������timer@4903e000������������ti,omap3430-timer�������������I������������������,����������timer8����������������������������timer@49040000������������ti,omap3430-timer�������������I������������������-����������timer9������������������timer@48086000������������ti,omap3430-timer�������������H`�����������������.����������timer10�����������������timer@48088000������������ti,omap3430-timer�������������H������������������/����������timer11�����������������target-module@48304000������������ti,sysc-omap2-timer�ti,sysc�����������H0@����H0@���H0@������������rev�sysc�syss��������������'�������������������������������������������������������fck�ick����������������������+���������������H0@�������timer@0�����������ti,omap3430-timer���������������������������������_�����������������������������usbhstll@48062000��������� ����ti,usbhs-tll��������������H �����������������N����������usb_tll_hs��������usbhshost@48064000������������ti,usbhs-host�������������H@��������������usb_host_hs����������������������+���������������ohci@48064400�������������ti,ohci-omap3�������������HD�����������������L����������������ehci@48064800��������� ����ti,ehci-omap��������������HH�����������������M���������gpmc@6e000000�������������ti,omap3430-gpmc��������������gpmc��������������n���������������������������'��������������,rxtx������������������������ ������������������������+������������*��������������������V��������f����������������������������onenand@0,0����������������������+�������������ti,omap2-onenand���������������������������������� ��������� (�������� 8������������ J��������� Z��������� j�������� {����������� ������������ ������������� ����z�������� ����z�������� ������������� ������������ ������������ ����������� ���z�������� #������������ 1���z�������� @������������ Q������������ b���u�������� q����������� ������������� ������������� ������������� ���� �������� ����(�����������u����������:����partition@0���������&bootloader�������������������������partition@1���������&config����������������,��������partition@2���������&kernel�������������<�����������partition@3���������&log�����������<��� ��������partition@4���������&var�����������\�����������partition@5���������&moslo�������������������������partition@6���������&omap2-onenand����������������� ���������������usb_otg_hs@480ab000�����������ti,omap3-musb�������������H ������������������\���]��������4mc�dma������������usb_otg_hs����������,�����������7�����������?�����������H������������W����������_�������� ��dusb2-phy������������D�����������n���2������dss@48050000���������� ����ti,omap3-dss��������������H������������� okay���������� ����dss_core����������������������������fck����������������������+��������������������t�� ���dispc@48050400������������ti,omap3-dispc������������H����������������������� ����dss_dispc���������������������������fck�������encoder@4804fc00���������� ����ti,omap3-dsi��������������H�����H�����@H����� ���������proto�phy�pll������������������������ okay���������� ����dss_dsi1��������������������������������fck�sys_clk����������������������+�������������default������������ ��������������port�������endpoint������������L����������;����������������������������������������panel@0�����������nokia,himalaya�panel-dsi-cm�����������������������&lcd0�������������default������������ ��������������������������������������������������������������������������1������������X���panel-timing������������6����������������������������������������������������������������������������`�������������������������������������������(������������5�����������?���������port�������endpoint������������L�����������������������������encoder@48050800��������������ti,omap3-rfbi�������������H���������� �� disabled���������� ����dss_rfbi��������������������������������fck�ick�������encoder@48050c00��������������ti,omap3-venc�������������H���������� �� disabled���������� ����dss_venc��������������������������������fck�tv_dac_clk�����������ssi-controller@48058000������� ����ti,omap3-ssi��������������ssi��������� okay��������������H�����H��������������sys�gdd��������������G��������4gdd_mpu����������������������+�������������������������u���������� ����ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port�������������H�����H��������������tx�rx����������������C���D������ ���default�idle�����������������������O����������Y������������hsi-client�����������default����������������������l�������������������6��|mcsaab-control�speech-control�speech-data�mcsaab-data�������������w����������frame��������� ���synchronized�������������round-robin���������r����������������$�����������������������������������������cmt_apeslpx�cmt_rst_rq�cmt_en�������������nokia,n950-modem�������������ssi-port@4805b000�������������ti,omap3-ssi-port�������������H�����H��������������tx�rx����������������E���F������ �� disabled�������������serial@49042000�����������ti,omap3-uart�������������I �����������������P��������'������Q������R��������,tx�rx�������������uart4�����������6�l�������regulator-abb-mpu��������� ����ti,abb-v1������������abb_mpu_iva�����������������������+��������������H0r����H0h������������base-address�int-address�����������������������������"������������������������������`�� �s���������������������O����������������������7�������������������������������������������������������������pinmux@480025a0������� ����ti,omap3-padconf�pinctrl-single�����������H�%����\���������������������+������������ �����������������������*��������?�����������]������pinmux_modem_core2_pins���������z���L������������������������isp@480bc000���������� ����ti,omap3-isp��������������H�����H�������������������������� ������������������������� ����������������������� ���������� 3�������������������ports������������������������+�������port@2������������������endpoint������������L����������5�����������A�������������� F����������� J��������������������������������������bandgap@48002524��������������H�%$�������������ti,omap36xx-bandgap��������� Z����������������������target-module@480cb000������������ti,sysc-omap3630-sr�ti,sysc�����������smartreflex_core��������������H�8������������sysc��������������������������������������������������������fck����������������������+���������������H��������smartreflex@0�������������ti,omap3-smartreflex-core������������������������������������������target-module@480c9000������������ti,sysc-omap3630-sr�ti,sysc�����������smartreflex_mpu_iva�����������H�8������������sysc��������������������������������������������������������fck����������������������+���������������H��������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������������������������������������target-module@50000000������������ti,sysc-omap4�ti,sysc�������������P������P����������� ���rev�sysc������������������������������������������������������������������fck�ick����������������������+���������������P���������������opp-table�������������operating-points-v2-ti-cpu������������������������������opp50-300000000��������� p�������������� w�s�s�s�s�s�s�������� ����������������� �������opp100-600000000������������ p����#�F��������� w�O��O��O��O��O��O��������� ��������������opp130-800000000������������ p����/���������� w�7��7��7��7��7��7��������� ��������������opp1g-1000000000������������ p����;����������� w�������������������� ����������������� ����������opp_supply������������ti,omap-opp-supply���������� ���������thermal-zones������cpu_thermal��������� ������������� ������������ �������N �������� ����������trips������cpu_alert����������� �8����������������������passive�������������������cpu_crit������������ �_������������������ ����critical�������������cooling-maps�������map0������������ ����������%�� �����������������������memory@80000000����������{memory����������������@���������fixedregulator0�����������regulator-fixed����������VEMMC�������������,@ ����������,@ ��������g�����������������4�������������E��������������������fixedregulator2�����������regulator-fixed����������VWLAN�����������g��������������������E��������������������leds���������� ����gpio-leds������heartbeat��������� ��&debug::sleep������������������������������Xdefault-on�����������default������������!���������vctcxo������������fixed-clock����������������������6I����������������������keys���������� ����gpio-keys������keypad_slide���������� ��&Keypad Slide�������������������� �����������n�������������� �������������������default������������!������������ compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�serial3�device_type�reg�clocks�clock-names�clock-latency�operating-points-v2�vbb-supply�#cooling-cells�cpu0-supply�phandle�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�reg-names�ti,sysc-mask�ti,sysc-sidle�ti,syss-mask�status�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�ti,sysc-midle�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�pinctrl-names�pinctrl-0�reset-gpios�host-wakeup-gpios�bluetooth-wakeup-gpios�bci3v1-supply�io-channels�io-channel-names�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�linux,keymap�#io-channel-cells�ti,use_poweroff�ti,enable-vibra�flash-timeout-us�flash-max-microamp�led-max-microamp�ams,input-max-microamp�vana-supply�flash-leds�link-frequencies�clock-lanes�data-lanes�remote-endpoint�Vdd-supply�Vdd_IO-supply�st,click-single-x�st,click-single-y�st,click-single-z�st,click-threshold-x�st,click-threshold-y�st,click-threshold-z�st,click-time-limit�st,click-latency�st,wakeup-x-hi�st,wakeup-y-hi�st,wakeup-threshold�st,wakeup2-z-hi�st,wakeup2-threshold�st,highpass-cutoff-hz�st,irq1-ff-wu-1�st,irq1-ff-wu-2�st,irq2-click�st,wu-duration-1�st,wu-duration-2�st,axis-x�st,axis-y�st,axis-z�st,min-limit-x�st,min-limit-y�st,min-limit-z�st,max-limit-x�st,max-limit-y�st,max-limit-z�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�clock-xtal�ref-clock-frequency�vwlan-supply�ti,dual-volt�pbias-supply�vmmc-supply�bus-width�ti,non-removable�#iommu-cells�ti,#tlb-entries�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,no-reset-on-init�ti,no-idle�ti,timer-alwon�assigned-clocks�assigned-clock-parents�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�remote-wakeup-connected�gpmc,num-cs�gpmc,num-waitpins�gpmc,sync-read�gpmc,sync-write�gpmc,burst-length�gpmc,burst-read�gpmc,burst-wrap�gpmc,burst-write�gpmc,device-width�gpmc,mux-add-data�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,page-burst-access-ns�gpmc,bus-turnaround-ns�gpmc,cycle2cycle-delay-ns�gpmc,wait-monitoring-ns�gpmc,clk-activation-ns�gpmc,wr-data-mux-bus-ns�gpmc,wr-access-ns�gpmc,sync-clk-ps�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phys�phy-names�power�vdda_video-supply�vdd-supply�vpnl-supply�vddi-supply�te-gpios�width-mm�height-mm�hback-porch�hactive�hfront-porch�hsync-len�vback-porch�vactive�vfront-porch�vsync-len�hsync-active�vsync-active�de-active�pixelclk-active�pinctrl-1�ti,ssi-cawake-gpio�hsi-channel-ids�hsi-channel-names�hsi-speed-kbps�hsi-mode�hsi-flow�hsi-arb-mode�gpio-names�ti,tranxdone-status-mask�ti,settling-time�ti,clock-cycles�ti,abb_info�iommus�ti,phy-type�vdd-csiphy1-supply�vdd-csiphy2-supply�crc�lane-polarities�#thermal-sensor-cells�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�turbo-mode�ti,absolute-max-voltage-uv�polling-delay-passive�polling-delay�coefficients�thermal-sensors�temperature�hysteresis�trip�cooling-device�startup-delay-us�enable-active-high�linux,default-trigger�linux,input-type�linux,code�wakeup-source�